用数据选择器、译码器、可编程逻辑阵列(PLA)构成全加器

CSpace

	用数据选择器、译码器、可编程逻辑阵列(PLA)构成全加器
	袁桂玲; 李增权
	2004-09-30
发表期刊	电大理工
ISSN	1003-3319
期号	03 页码:38-39
摘要	在数字系统和电子计算机中,全加运算是一种重要的算术运算,它的实现方法有多种,本文主要介绍用中规模数字集成电路(MSI)数据选择器、译码器和可编程逻辑阵列(PLA)实现一位全加运算。
关键词	数据选择器译码器 PLA全加器
URL	查看原文
语种	中文
原始文献类型	学术期刊
文献类型	期刊论文
条目标识符	http://ir.library.ouchn.edu.cn/handle/39V7QQFX/118708
专题	国家开放大学
作者单位	河南省平顶山广播电视大学
推荐引用方式 GB/T 7714	袁桂玲,李增权. 用数据选择器、译码器、可编程逻辑阵列(PLA)构成全加器[J]. 电大理工,2004(03):38-39.
APA	袁桂玲,&李增权.(2004).用数据选择器、译码器、可编程逻辑阵列(PLA)构成全加器.电大理工(03),38-39.
MLA	袁桂玲,et al."用数据选择器、译码器、可编程逻辑阵列(PLA)构成全加器".电大理工 .03(2004):38-39.